GitHub topics: portas-logicas
UmBarril/logic-simulator
Simulador de portas lógicas feito para a web.
Language: TypeScript - Size: 2.08 MB - Last synced at: 7 months ago - Pushed at: 7 months ago - Stars: 0 - Forks: 0
pedro31415/Verilog-testeBench
Código feito em verilog, para o ensinamento de como pode se utilizar testadores no seu código em verilog.
Language: Verilog - Size: 265 KB - Last synced at: 2 months ago - Pushed at: about 1 year ago - Stars: 6 - Forks: 0
nervaljunior/arquitetura-de-computadores
Atividade de arquitetura de computadores com PICF16F84A
Language: C - Size: 6.83 MB - Last synced at: over 1 year ago - Pushed at: over 1 year ago - Stars: 2 - Forks: 0
